Système des accés utilisateurs

Devoir 2 système des accées utilisateurs

Exercice 1

1. L’objet sur le schéma est un microprocesseur (CPU).

 – Core : cœur du CPU

 – Code cache : partie de la mémoire cache de niveau 1 qui contient les instructions qui ont était récemment exécutées ou qui seront  les prochaines à être exécuter

– Instruction decode and prefetch unit : unité de préchargement et de décodage des instructions

– Branch predictor : composant qui cherche à prédire quelles instructions vont être exécutées . Permet d’alimenter le cache et le pipeline qui nous permet d'éviter d'attendre  

– Integer ALU : unité de calcul sur les nombres entiers

– Registers : registres, c'est une petites zones de mémoire internes au CPU qui est utilisées temporairement pour les calculs

– Exécution unit : unité d’exécution chargée du traitement des instructions après leur décodage

– Floating Point Unit : unité de calcul sur les nombres réels

– 32-bit busses : bus internes  sur 32 bits de large

– Data cache : c'est la partie de la mémoire cache de niveau 1 qui contient les données récemment traitées ou qui vont être  traiter prochainement

– Level 1 cache : cache de niveau 1 qui est découpé en deux parties les instructions et les  données

– Bus interface : interface avec les bus externes

 – 64-bit Bus : bus sur 64 bits  

2.

 RI : Recherche de l’instruction

1. Le séquenceur place IP sur le bus d’adresses

2. Le séquenceur va générer un ordre de lecture  sur le bus de commande jusqu'à   la mémoire.

3. La mémoire va placer sur le bus de donnée l’octet qui est  demandé

4. Cet octet est chargé dans le registre d’instruction  puis dans le décodeur.

5. Le pointeur d’instruction est incrémenté

DI : Décodage de l’instruction

1. Le décodeur va analyser l’instruction et indiquer au séquenceur qu’il s’agit de transférer le contenu d’une zone située en mémoire centrale vers un registre.

2. Le séquenceur place IP sur le bus d’adresses

 3. Le séquenceur va générer un ordre de lecture  sur le bus de commande

4. La mémoire va placer sur le bus de données les deux octets demandés

5. Ces deux octets sont chargés successivement dans le registre d’instruction  puis dans le décodeur.

 6. Le pointeur d’instruction est ici incrémenté  Il pointe désormais sur la prochaine instruction.

RO : Recherche des opérandes

1. Le séquenceur place le contenu du  registre d'instruction sur le bus d’adresses

2. Le séquenceur va ici générer un ordre de lecture  sur le bus de commande

3. La mémoire va placer sur le bus de données l’octet demandé  

XI : Exécution de l’instruction

1. Le séquenceur génère la micro-commande correspondant à l’opération à réaliser (un transfert vers un registre)

2. La donnée qui est lue sur le bus de données et transférée vers le registre.

SR : Stockage du résultat il n’y a pas de stockage de résultat.

Exercice  2

1.  la barrette fait 2Gio (2GB). Dans ce cas, nous avons 256 millions de mots mémoire de 64 bits (256M x 64-Bit). Logique, puisque le FSB d’un PC a une largeur de 64 bits.
2.  Bus de données : 64 bits  Bus d’adresses : il y a 256 millions de mots mémoire, donc 256 x 1024 x 1024 = 268 435 456 mots = 2k

ln(2k ) = ln(268 435 456) k = 28

1. Cette barrette est constituée de 16 composants mémoire
2.  Chaque composant contient 128 millions de mots de 8 bits (128M x 8-bit)

Exercice  3

1. Quel est le débit théorique de ce bus exprimé en Mio/s ? Le débit théorique de ce bus exprimé en Mio/s est : 763 Mio/s car 100 000 000 x 8 octets = 800 000 000 o/s donc environ 763 Mio/s
2. DDR = Double Data Rate veut dire que l'on envoie deux fois par cycle d’horloge (fronts montant et descendant)
3.  On doit passer en bus série car les bus parallèles posent des problèmes de synchronisation lorsqu'il y un haut débit  

Exercice 4

CPU > registres > cache niveau 1 > cache niveau 2 > RAM > disque

Exercice 5

1. Cette architecture est destinée à quel processeur ?Cette architecture est destinée a un processeur Intel Core I7
2.  Le chipset.
3. On peut utiliser des  DD3 à 8,5 Gio/s
4.  Le débit maximal est de 25 Gio/s.
5.   BIOS signifie Basic Input Output System.
6.  6. Peut-on utiliser un graveur IDE de DVD ? Non car cette architecture ne présente que du

 SATA et IDE = PATA

Exercice 6

1. La première est une imprimante matricielle. La deuxième est une imprimante laser.
2. 300 cps = 300 caractères par seconde = vitesse d’impression

 360 x 360 dpi = Dots Per inch = points par pouce = résolution graphique de l’imprimante Parallèle, Série (RS232), USB = ports de connexion au PC

 15 ppm = vitesse d’impression en Pages Par Minute.

Adobe Post Script 3, PCL5c, PCL6 = langages de description de page interprétés par l’imprimante.

...