Réalisation De Super-réseaux Nanothermiques En P-Si

Table des matières

Introduction 1

Les techniques d’optimisation 2

La nanothermique 2

Des lois différentes à l’échelle nano 2

Application aux composants électroniques 3

L’approche phononique 4

Principe 4

Les méthodes envisagées 5

Les supers réseaux 6

Principe 6

Application aux composants électroniques 8

Le silicium poreux 9

Sa fabrication 10

Ses propriétés 12

Facteurs influents 12

Ses propriétés intrinsèques 13

Quelques applications 14

Méthodes expérimentales 16

Technologie du silicium poreux 16

Gravure du silicium 16

Paramètres de gravure 18

Caractérisation optique 18

Le FTIR 19

L’ellipsométrie 20

Résultats et interprétations 21

Réalisation de super-réseaux 21

Caractérisation des échantillons réalisés. 22

L’ellipsométrie 22

Le spectromètre FTIR 22

Conclusion 25

Perspectives 25

Références 26

Introduction

La loi de Moore et more than Moore régit depuis des décennies l’évolution de l’industrie électronique. Comme nous l’indique la loi de Moore, la taille des composants électronique ne cesse de diminuer. Toutefois, dernièrement les moyens conventionnels de réduction de taille des composants semblent atteindre leurs limites. Ce secteur industriel s’est donc orienté vers de nouvelles techniques de diminutions de taille. A l’opposé la loi de more than Moore continue à se vérifier par une amélioration continue des fonctions des composants électroniques. Pour progresser dans cette voie, deux méthodes se sont distinguées par une diversification des fonctions dans un système (Systeme in package) ou sur une puce (System on chips). Ainsi, nous pouvons continuer à accroitre les performances de nos composants bien que sur le long terme une diminution en taille des composants reste absolument nécessaire.

Le travail réalisé lors de ce projet de fin d’étude a pour but de développer une nouvelle voie à la miniaturisation des composants à travers une approche pour solutionner les problèmes thermiques de ceux-ci. C’est pourquoi, mon travail s’est orienté vers la fabrication d’échantillons et la vérification de leurs caractéristiques structurales dans l’objectif de réalisation de super-réseaux nanothermiques.

Nous présenterons dans le premier chapitre l’état de l’art quant aux techniques d’optimisation des caractéristiques thermiques des composants électroniques nanométriques.

Ce qui nous conduira à un approfondissement sur le silicium poreux pour la construction de notre réseau que nous détaillerons dans un second chapitre.

Nous aborderons ensuite les méthodes expérimentales utilisées pour la réalisation de nos échantillons dans un quatrième chapitre.

Enfin, nous présenterons nos résultats et tenterons d’en faire une juste interprétation dans un cinquième chapitre.

Les techniques d’optimisation

Introduction

La réduction en taille des composants électroniques selon la loi de Moore a pour conséquence une gestion complexe de gestion des flux thermiques ainsi que de la dissipation de l’énergie. En effet, la diminution des tailles n’entraine pas une diminution de la dissipation thermique, et les mêmes flux doivent être dissipés dans un volume très faible. Par conséquent, on arrive à une limitation de l’efficacité des semi-conducteurs car l’échauffement très localisé qu’ils subissent ne leur permet pas de fonctionner dans des conditions optimales. Cette limitation thermique commence depuis les dix dernières années à sérieusement inquiéter les industriels, ce qui à conduit à une priorité de la recherche dans ce domaine par des organismes tels que l’ENIAC (European Nanoelectronics Initiative Advisory Council) et l’ITRS (International Technology Roadmap for Semiconductors).

La nanothermique

Des lois différentes à l’échelle nano

Avec la diminution en taille des composants électroniques, les chercheurs se sont aperçus que les lois habituellement utilisées pour définir le comportement thermique des matériaux n’étaient pas valables à l’échelle nanométrique. C’est ainsi qu’est née il y a une dizaine d’années la nanothermique.

Les transistors utilisés sont principalement soumis à la conduction thermique. Or, celle-ci se caractérise habituellement par une la loi de Fourier permettant une modélisation de la diffusion thermique dans les matériaux. Les transistors actuellement en production atteignent des tailles de quelques nanomètres (22nm pour les grilles de transistor), or la loi de Fourier nécessite pour être utilisée que le libre parcours moyen de l’énergie soit beaucoup plus faible que les tailles rencontrées. Le libre parcours moyen de l’énergie thermique est à température ambiante de l’ordre de 300nm et les phonons (porteur de chaleur) ont un comportement ondulatoire de longueur d’onde comprise entre O et 50nm donc cette loi n’est pas utilisable à l’échelle nous intéressant.

D’autre part, la performance des matériaux thermoélectriques est établie par le facteur de mérite tel que : ZT=(σS^2 T)/κ. A l’instar de la loi de Fourier, celle-ci perd aussi sa validité à l’échelle submicronique. Par exemple, pour un même matériau tel que le silicium la valeur de ZT peut être multipliée par un facteur 10 à l’échelle

...