Projet platine vdhl

projet platine vdhl au début de l'arbo, projet de test sur machine

ne pas double clicker

Dans le dossier composants vhdl il y a le projet comopsant vhdl dans l'arbo, projet pour faire et simuler les composants

Dans le dosier composants il ya deux dossier

simulation : on stocke les fichiers de simu

source vhdl : on stocke nos fichiers.vhd

Appli locales Quarthus II 9.0*

Ne jamais créer de nouveau projet

1/- file puis open_project et ouvrir le projet composant toujours

2/- 3 onglet à gauche, pyramide hierarchy,

double cklicker mux4v1 il s'ouvre et le modifier

Remplir d'abord les ports du mux dans entity

port ( E : in std_logic_vector (3 downto 0);

A : in std_logic_vector (1 downto 0);

Y : out std_logic

);

Remplir l'architecture ar de mux :

begin

Y <= E(0) when A = "00" else

E(1) when A = "01" else

E(2) when A = "10" else

E(3);

end ar;

Avant de compiler il faut mettre le composant en haut de file

project=>set at top-level entity

Attention : avoir la fenetre en question active

Lancer la compilation plein d'erreur car dans l'onglet file à gauche il y a plen d'autre fichier qui ne nous interesse pas. Les supprimer même sinpack.

Ici ne laisser que sources_vhdl_etudiant/mux4v1.vhd

La compilation est censé marcher, corriger si jamais.

Ouvrir ensuite le fichier sinpack

Ensuite file=> open

Dans le sous-sous dossier sources

Dans le package de sin pack copier toute l'entity du mux. Remplacer entity par component au début et à la fin remplacer mux4v1 par component

Ensuite sauvegarder par compiler.

On ne l'utilisera qu'aux test platine.

On sauvegarde le fichier sin pack et on ferme.

Simulation

Il faus savoir qui on va simuler, mux4v1 en top level et la compilation OK

File->new-> vector waveform file

Il faut rejouter des signaux

Double cliker dans la colonne de gauche, sur la fenetre appuyer sur node finder qui va les chercher

Sur

...